IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the Application of

Inventors:

Osamu ICHIKAWA

Application No.:

New Patent Application

Filed:

August 26, 2003

For:

j

SEMICONDUCTOR INTEGRATED CIRCUIT AND MEMORY TEST

METHOD

CLAIM FOR PRIORITY

Honorable Commissioner of Patents and Trademarks Washington, D.C. 20231

Sir:

The benefit of the filing date of the following prior foreign application filed in the following foreign country is hereby requested for the above-identified application and the priority provided in 35 USC 119 is hereby claimed:

Japanese Appln. No. 2002-254181, filed August 30, 2002.

In support of this claim, a certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the requirements of 35 USC 119 have been fulfilled and that the Patent and Trademark Office kindly acknowledge receipt of this document.

Respectfully submitted,

Date: August 26, 2003

vames E. Ledbetter

Registration No. 28,732

JEL/apg

Attorney Docket No. <u>L8462.03109</u> STEVENS, DAVIS, MILLER & MOSHER, L.L.P. 1615 L Street, NW, Suite 850

P.O. Box 34387

Washington, DC 20043-4387 Telephone: (202) 785-0100

Facsimile: (202) 408-5200

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 8月30日

出 願 番 号

Application Number:

特願2002-254181

[ST.10/C]:


[JP2002-254181]

出 願 人
Applicant(s):

松下電器産業株式会社

2003年 6月26日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

5037540101

【あて先】

特許庁長官殿

【国際特許分類】

G06F 11/22

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地

松下電器産業株式会社内

【氏名】

市川 修

【特許出願人】

【識別番号】

000005821

【氏名又は名称】 松下電器産業株式会社

【代理人】

【識別番号】

100076174

【弁理士】

【氏名又は名称】 宮井 暎夫

【手数料の表示】

【予納台帳番号】 010814

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9004842

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】

半導体集積回路およびメモリのテスト方法

【特許請求の範囲】

【請求項1】 第1のクロックで動作するメモリと、

前記第1のクロックの1/2の周波数の第2のクロックで動作し、第1のテストデータを生成する第1のテストパターン生成部と、

前記第2のクロックの反転クロックである第3のクロックで動作し、第2のテストデータを生成する第2のテストパターン生成部と、

前記第1のテストパターン生成部および前記第2のテストパターン生成部から それぞれ出力される前記第1および第2のテストデータを、前記第2のクロック の信号値あるいは前記第3のクロックの信号値に応じて選択的に出力し、前記メ モリへ第3のテストデータとして入力するテストデータ選択部とを備えた半導体 集積回路。

【請求項2】 第1のクロックで動作するメモリと、

前記第1のクロックの1/2の周波数の第2のクロックで動作し、第1のテストデータを生成する第1のテストパターン生成部と、

前記第2のクロックで動作し、第2のテストデータを生成する第2のテストパターン生成部と、

前記第1のテストパターン生成部および前記第2のテストパターン生成部から それぞれ出力される前記第1および第2のテストデータを、前記第2のクロック の信号値に応じて選択的に出力し、前記メモリへ第3のテストデータとして入力 するテストデータ選択部とを備えた半導体集積回路。

【請求項3】 第1のクロックで動作するメモリと、

前記第1のクロックの1/2の周波数の第2のクロックで動作し、第1のテストデータを生成するテストパターン生成部と、

前記テストパターン生成部で生成される前記第1のテストデータに最下位ビットとして0を付加して第2のテストデータを生成するLSBO処理部と、

前記テストパターン生成部で生成される前記第1のテストデータに最下位ビットとして1を付加して第3のテストデータを生成するLSB1処理部と、

前記LSB0処理部および前記LSB1処理部からそれぞれ出力される前記第2および第3のテストデータを前記第2のクロックの信号値に応じて選択的に出力し、前記メモリへ第4のテストデータとして入力するテストデータ選択部とを備えた半導体集積回路。

【請求項4】 前記第2のクロックを遅延し、遅延クロックとして前記テストデータ選択部に与える遅延回路を設けたことを特徴とする請求項3に記載の半導体集積回路。

【請求項5】 第1のクロックで動作するメモリと、

前記第1のクロックの1/2の周波数の第2のクロックで動作し、第1のテストデータを生成するテストパターン生成部と、

前記テストパターン生成部で生成される前記第1のテストデータに最下位ビットとして0を付加して第2のテストデータを生成するLSB0処理部と、

前記テストパターン生成部で生成される前記第1のテストデータに最下位ビットとして1を付加して第3のテストデータを生成するLSB1処理部と、

前記第2のクロックと前記第2のクロックの反転クロックとのいずれか一方を 選択できるクロック選択部と、

前記LSBO処理部および前記LSB1処理部からそれぞれ出力される前記第 2および第3のテストデータを前記クロック選択部の出力に応じて選択的に出力 し、前記メモリへ第4のテストデータとして入力するテストデータ選択部とを備 えた半導体集積回路。

【請求項6】 第1のクロックで動作するメモリと、

前記第1のクロックに同期して前記メモリから出力される第1の出力データを、前記第1のクロックの1/2の周波数の第2のクロックによって取り込む記憶素子と、

前記第2のクロックによって動作し、前記記憶素子から出力される第2の出力 データと、前記第1の出力データの直後に前記メモリから出力される第3の出力 データとを、それぞれ所定の期待値と比較する期待値比較部とを備えた半導体集 積回路。

【請求項7】 第1のクロックで動作するダブルデータレートメモリと、

前記第1のクロックと同じ周波数の第2のクロックで動作し、第1のテストデータを生成する第1のテストパターン生成部と、

前記第2のクロックの反転クロックである第3のクロックで動作し、第2のテストデータを生成する第2のテストパターン生成部と、

前記第1のテストパターン生成部および前記第2のテストパターン生成部から それぞれ出力される前記第1および第2のテストデータを、前記第2のクロック の信号値あるいは前記第3のクロックの信号値に応じて選択的に出力し、前記ダ ブルデータレートメモリへ第3のテストデータとして入力するテストデータ選択 部とを備えた半導体集積回路。

【請求項8】 第1のクロックで動作するダブルデータレートメモリと、

前記第1のクロックと同じ周波数の第2のクロックで動作し、第1のテストデータを生成する第1のテストパターン生成部と、

前記第2のクロックで動作し、第2のテストデータを生成する第2のテストパターン生成部と、

前記第1のテストパターン生成部および前記第2のテストパターン生成部から それぞれ出力される前記第1および第2のテストデータを、前記第2のクロック の信号値に応じて選択的に出力し、前記ダブルデータレートメモリへ第3のテス トデータとして入力するテストデータ選択部とを備えた半導体集積回路。

【請求項9】 第1のクロックで動作するダブルデータレートメモリと、

前記第1のクロックと同じ周波数の第2のクロックで動作し、第1のテストデータを生成するテストパターン生成部と、

前記テストパターン生成部で生成される前記第1のテストデータに最下位ビットとして0を付加して第2のテストデータを生成するLSB0処理部と、

前記テストパターン生成部で生成される前記第1のテストデータに最下位ビットとして1を付加して第3のテストデータを生成するLSB1処理部と、

前記LSBO処理部および前記LSB1処理部からそれぞれ出力される前記第2および第3のテストデータを前記第2のクロックの信号値に応じて選択的に出力し、前記ダブルデータレートメモリへ第4のテストデータとして入力するテストデータ選択部とを備えた半導体集積回路。

【請求項10】 前記第2のクロックを遅延し、遅延クロックとして前記テストデータ選択部に与える遅延回路を設けたことを特徴とする請求項9に記載の半導体集積回路。

【請求項11】 第1のクロックで動作するダブルデータレートメモリと、 前記第1のクロックと同じ周波数の第2のクロックで動作し、第1のテストデ ータを生成するテストパターン生成部と、

前記テストパターン生成部で生成される前記第1のテストデータに最下位ビットとして0を付加して第2のテストデータを生成するLSB0処理部と、

前記テストパターン生成部で生成される前記第1のテストデータに最下位ビットとして1を付加して第3のテストデータを生成するLSB1処理部と、

前記第2のクロックと前記第2のクロックの反転クロックとのいずれか一方を 選択できるクロック選択部と、

前記LSB0処理部および前記LSB1処理部からそれぞれ出力される前記第2および第3のテストデータを前記クロック選択部の出力に応じて選択的に出力し、前記ダブルデータレートメモリへ第4のテストデータとして入力するテストデータ選択部とを備えた半導体集積回路。

【請求項12】 第1のクロックで動作するダブルデータレートメモリと、 前記第1のクロックに同期して前記ダブルデータレートメモリから出力される 第1の出力データを、前記第1のクロックと同じ周波数の第2のクロックによっ て取り込む記憶素子と、

前記第2のクロックによって動作し、前記記憶素子から出力される第2の出力 データと、前記第1の出力データの直後に前記ダブルデータレートメモリから出 力される第3の出力データとを、それぞれ所定の期待値と比較する期待値比較部 とを備えた半導体集積回路。

【請求項13】 第1のクロックで動作するメモリのテスト方法であって、前記第1のクロックの1/2の周波数の第2のクロックで第1のテストデータを生成するとともに、前記第2のクロックの反転クロックである第3のクロックで第2のテストデータを生成し、前記第1および第2のテストデータを、前記第2のクロックの信号値あるいは前記第3のクロックの信号値に応じて選択して前

記メモリへ第3のテストデータとして入力することを特徴とするメモリのテスト 方法。

【請求項14】 第1のクロックで動作するメモリのテスト方法であって、前記第1のクロックの1/2の周波数の第2のクロックで第1のテストデータを生成し、前記第1のテストデータに最下位ビットとして0を付加して第2のテストデータを生成するとともに、前記第1のテストデータに最下位ビットとして1を付加して第3のテストデータを生成し、前記第2および第3のテストデータを前記第2のクロックの信号値に応じて選択して、前記メモリに入力することを特徴とするメモリのテスト方法。

【請求項15】 第1のクロックで動作するメモリのテスト方法であって、第1のクロックに同期してメモリから出力される第1のデータを、前記第1のクロックの1/2の周波数の第2のクロックによって第2のデータとして保持し、前記第2のデータと、前記第1のデータの直後に前記第1のクロックに同期して前記メモリから出力される第3のデータとを、前記第2のクロックによってそれぞれ所定の期待値と比較することを特徴とするメモリのテスト方法。

【請求項16】 第1のクロックで動作するダブルデータレートメモリのテスト方法であって、

前記第1のクロックと同じ周波数の第2のクロックで第1のテストデータを生成するとともに、前記第2のクロックの反転クロックである第3のクロックで第2のテストデータを生成し、前記第1および第2のテストデータを、前記第2のクロックの信号値あるいは前記第3のクロックの信号値に応じて選択して前記ダブルデータレートメモリへ第3のテストデータとして入力することを特徴とするメモリのテスト方法。

【請求項17】 第1のクロックで動作するダブルデータレートメモリのテスト方法であって、

前記第1のクロックと同じ周波数の第2のクロックで第1のテストデータを生成し、前記第1のテストデータに最下位ビットとして0を付加して第2のテストデータを生成するとともに、前記第1のテストデータに最下位ビットとして1を付加して第3のテストデータを生成し、前記第2および第3のテストデータを前

記第2のクロックの信号値に応じて選択して、前記ダブルデータレートメモリに 入力することを特徴とするメモリのテスト方法。

【請求項18】 第1のクロックで動作するダブルデータレートメモリのテスト方法であって、

第1のクロックに同期してダブルデータレートメモリから出力される第1のデータを、前記第1のクロックと同じ周波数の第2のクロックによって第2のデータとして保持し、前記第2のデータと、前記第1のデータの直後に前記第1のクロックに同期して前記ダブルデータレートメモリから出力される第3のデータとを、前記第2のクロックによってそれぞれ所定の期待値と比較することを特徴とするメモリのテスト方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、組み込み自己テストによるメモリのテストを行うことができる半導体集積回路、特に高速動作を行うメモリのテストを行うことができる半導体集積回路、およびメモリのテスト方法に関するものである。

[0002]

【従来の技術】

近年、LSI技術の進歩に伴って、半導体集積回路に搭載されるメモリの動作が高速化してきている。これらのメモリをテストするために、一般的に組み込み自己テスト(いわゆる、BIST)が用いられている。

[0003]

図21は、BISTを行うための回路ブロックを示し、401はBIST回路、402はBISTの対象となるメモリである。メモリ402には第1のクロック(Memory Clock)が入力され、BIST回路401には第2のクロック(BIST Clock)が入力される。メモリ402には、クロックの立ち上がりおよび立ち下がりの何れか一方のエッジに同期して動作する通常の(データレートの)メモリと、クロックの立ち上がりおよび立ち下がりの両方のエッジに各々同期して動作するダブルデータレートメモリとがある。

[0004]

BIST回路401からメモリ402へは、アドレス、データ入力、およびライトイネーブル信号等のコントロール信号が入力される。また、メモリ402の出力(Data-Out)がBIST回路401へ入力される。そして、BIST回路401の内部の期待値比較回路で、メモリ402から入力されたデータと期待値と比較することによりパス/フェイルの判定が行われる。

[0005]

ここで、メモリ402がダブルデータレート(DDR; Double Data Rate)メモリである場合において、メモリ402に対してBISTを適用する場合のクロックタイミングを図22に示す。図22には、第1のクロック(Memory Clock)、第2のクロック(BIST Clock)およびメモリ402のデータ出力Data-Outが示されている。

[0006]

DDRメモリであるメモリ402は、第1のクロック(Memory Clock)の立ち上がりと立ち下がりの両方のエッジに同期して動作ができるため、例えば読み出し(Read)動作を行う場合には、図22の時刻t1における第1のクロック(Memory Clock)の立ち上がりエッジでデータが出力され、時刻t2における第1のクロック(Memory Clock)の立ち下がりエッジで、次のデータが出力される。

[0007]

このようなメモリ402をテストするBIST回路401では、第2のクロック(BIST Clock)の立ち上がりエッジが時刻t1, t2, …, tnになるようにすることで、DDRメモリを実動作速度でテストすることができる。

[0008]

このように、高速なメモリ402をテストするBIST回路401では、メモリ402の動作速度に応じてBIST回路401自身の動作速度を速くする必要がある。

[0009]

【発明が解決しようとする課題】

上記のDDRメモリのようにクロック周波数の倍速で動作するような場合や、 非常に高速で動作するメモリを実動作速度でテストする場合には、BIST回路 自身を高速に動作させる必要があるが、動作周波数が非常に高速なため、BIS T回路の実現が困難であるという問題があった。

[0010]

また、高速動作のためには、駆動能力の高いセルが必要となり、BIST回路 面積が増大するという問題があり、さらに高速動作のためには、クロック周波数 が高くなるために消費電力が増大するというという問題があった。

[0011]

本発明は以上の問題点を解決するためになされたものであり、その目的は、B I S T 回路の動作速度を抑えても実動作速度で高速メモリのテストを実施できる 半導体集積回路を提供することである。

[0012]

また、本発明の他の目的は、BIST回路の動作速度を抑えても実動作速度で 高速メモリのテストを実施できるメモリのテスト方法を提供することである。

[0013]

【課題を解決するための手段】

本発明の請求項1記載の半導体集積回路は、第1のクロックで動作するメモリと、第1のクロックの1/2の周波数の第2のクロックで動作し、第1のテストデータを生成する第1のテストパターン生成部と、第2のクロックの反転クロックである第3のクロックで動作し、第2のテストデータを生成する第2のテストパターン生成部と、第1のテストパターン生成部および第2のテストパターン生成部からそれぞれ出力される第1および第2のテストデータを、第2のクロックの信号値あるいは第3のクロックの信号値に応じて選択的に出力し、メモリへ第3のテストデータとして入力するテストデータ選択部とを備えている。

[0014]

この構成によれば、メモリに与えられる第1のクロックの1/2の周波数の第2のクロックに応じて第1のテストパターン生成部で第1のテストデータを生成する。さらに、第2のクロックを反転した第3のクロックに応じて第2のテスト

パターン生成部で第2のテストデータを生成する。そして、第1および第2のテストデータをテストデータ選択部によって第2のクロックの信号値あるいは第3のクロックの信号値に応じて選択して、メモリへ第3のテストデータとして入力する。これにより、第1および第2のテストパターン生成部およびテストデータ選択部の動作速度をメモリの動作速度の1/2に抑えた状態でも、メモリのテストを実動作速度で行うことができる。第1および第2のテストパターン生成部およびテストデータ選択部の動作速度は遅くてもよいので、駆動能力は小さくてよく、したがって回路面積が少なくてすみ、消費電力を少なく抑えることができる

[0015]

本発明の請求項2記載の半導体集積回路は、第1のクロックで動作するメモリと、第1のクロックの1/2の周波数の第2のクロックで動作し、第1のテストデータを生成する第1のテストパターン生成部と、第2のクロックで動作し、第2のテストデータを生成する第2のテストパターン生成部と、第1のテストパターン生成部および第2のテストパターン生成部からそれぞれ出力される第1および第2のテストデータを、第2のクロックの信号値に応じて選択的に出力し、メモリへ第3のテストデータとして入力するテストデータ選択部とを備えている。

[0016]

この構成によれば、メモリに与えられる第1のクロックの1/2の周波数の第2のクロックに応じて第1のテストパターン生成部で第1のテストデータを生成する。さらに、第2のクロックに応じて第2のテストパターン生成部で第2のテストデータを生成する。そして、第1および第2のテストデータをテストデータ選択部によって第2のクロックの信号値に応じて選択して、メモリへ第3のテストデータとして入力する。これにより、第1および第2のテストパターン生成部およびテストデータ選択部の動作速度をメモリの動作速度の1/2に抑えた状態でも、メモリのテストを実動作速度で行うことができる。第1および第2のテストパターン生成部およびテストデータ選択部の動作速度は遅くてもよいので、駆動能力は小さくてよく、したがって回路面積が少なくてすみ、消費電力を少なく抑えることができる。

[0017]

本発明の請求項3記載の半導体集積回路は、第1のクロックで動作するメモリと、第1のクロックの1/2の周波数の第2のクロックで動作し、第1のテストデータを生成するテストパターン生成部と、テストパターン生成部で生成される第1のテストデータに最下位ビットとして0を付加して第2のテストデータを生成するLSB0処理部と、テストパターン生成部で生成される第1のテストデータに最下位ビットとして1を付加して第3のテストデータを生成するLSB1処理部と、LSB0処理部およびLSB1処理部からそれぞれ出力される第2および第3のテストデータを第2のクロックの信号値に応じて選択的に出力し、メモリへ第4のテストデータとして入力するテストデータ選択部とを備えている。

[0018]

この構成によれば、メモリに与えられる第1のクロックの1/2の周波数の第2のクロックに応じてテストパターン生成部で第1のテストデータを生成する。さらに、LSB0処理部によって第1のテストデータに最下位ビットとして0を付加して第2のテストデータを生成し、LSB1処理部によって第1のテストデータに最下位ビットとして1を付加して第3のテストデータを生成する。そして、テストデータ選択部によって第2および第3のテストデータを第2のクロックの信号値に応じて選択的に出力する。これにより、テストパターン生成部、LSB0処理部、LSB1処理部およびテストデータ選択部の動作速度をメモリの動作速度の1/2に抑えた状態でも、メモリのテストを実動作速度で行うことができる。テストパターン生成部、LSB0処理部、LSB1処理部およびテストデータ選択部の動作速度は遅くてもよいので、駆動能力は小さくてよく、したがって回路面積が少なくてすみ、消費電力を少なく抑えることができる。

[0019]

本発明の請求項4記載の半導体集積回路は、請求項3に記載の半導体集積回路 において、第2のクロックを遅延し、遅延クロックとしてテストデータ選択部に 与える遅延回路を設けている。

[0020]

この構成によれば、第2のクロックを遅延させているので、第1のクロックに

対してホールド時間を確保でき、高速に動作するメモリに対して安定したテスト パターンを印加することができる。その他は請求項3と同様である。

[0021]

本発明の請求項5記載の半導体集積回路は、第1のクロックで動作するメモリと、第1のクロックの1/2の周波数の第2のクロックで動作し、第1のテストデータを生成するテストパターン生成部と、テストパターン生成部で生成される第1のテストデータに最下位ビットとして0を付加して第2のテストデータを生成するLSB0処理部と、テストパターン生成部で生成される第1のテストデータに最下位ビットとして1を付加して第3のテストデータを生成するLSB1処理部と、第2のクロックと第2のクロックの反転クロックとのいずれか一方を選択できるクロック選択部と、LSB0処理部およびLSB1処理部からそれぞれ出力される第2および第3のテストデータをクロック選択部の出力に応じて選択的に出力し、メモリへ第4のテストデータとして入力するテストデータ選択部とを備えている。

[0022]

この構成によれば、第2のクロックと第2のクロックの反転クロックとのいずれか一方をクロック選択部で選択し、選択されたクロックに応じてテストデータ選択部で第2および第3のテストデータを選択するようにしたので、クロック選択部の選択の状態を逆にすることで、第2および第3のテストデータを各々選択するタイミングを逆にすることができる。その結果、テストパターンの質が高くなるとともに、テストパターンとしてアドレス信号を与えるときにアドレス信号のインクリメントおよびデクリメントを選択的に行うことができる。その他は請求項3と同じである。

[0023]

本発明の請求項6記載の半導体集積回路は、第1のクロックで動作するメモリと、第1のクロックに同期してメモリから出力される第1の出力データを、第1のクロックの1/2の周波数の第2のクロックによって取り込む記憶素子と、第2のクロックによって動作し、記憶素子から出力される第2の出力データと、第1の出力データの直後にメモリから出力される第3の出力データとを、それぞれ

所定の期待値と比較する期待値比較部とを備えている。

[0024]

この構成によれば、メモリに与えられる第1のクロックの1/2の周波数の第2のクロックの反転クロックによってメモリから第1のクロックに同期して出力される第1の出力データを取り込む。そして、記憶素子から出力される第2の出力データと、第1の出力データの直後にメモリから出力される第3の出力データとを、期待値比較部において、第2のクロックによってそれぞれ所定の期待値と比較する。これにより、記憶素子および期待値比較部の動作速度をメモリの動作速度の1/2に抑えた状態でも、メモリのテストを実動作速度で行うことができる。記憶素子および期待値比較部の動作速度は遅くてもよいので、駆動能力は小さくてよく、したがって回路面積が少なくてすみ、消費電力を少なく抑えることができる。

[0025]

本発明の請求項7記載の半導体集積回路は、第1のクロックで動作するダブルデータレートメモリと、第1のクロックと同じ周波数の第2のクロックで動作し、第1のテストデータを生成する第1のテストパターン生成部と、第2のクロックの反転クロックである第3のクロックで動作し、第2のテストデータを生成する第2のテストパターン生成部と、第1のテストパターン生成部および第2のテストパターン生成部からそれぞれ出力される第1および第2のテストデータを、第2のクロックの信号値あるいは第3のクロックの信号値に応じて選択的に出力し、ダブルデータレートメモリへ第3のテストデータとして入力するテストデータ選択部とを備えている。

[0026]

この構成によれば、ダブルデータレートメモリに与えられる第1のクロックと同じ周波数の第2のクロックに応じて第1のテストパターン生成部で第1のテストデータを生成する。さらに、第2のクロックを反転した第3のクロックに応じて第2のテストパターン生成部で第2のテストデータを生成する。そして、第1および第2のテストデータをテストデータ選択部によって第2のクロックの信号値あるいは第3のクロックの信号値に応じて選択して、ダブルデータレートメモ

リへ第3のテストデータとして入力する。これにより、第1および第2のテストパターン生成部およびテストデータ選択部の動作速度をダブルデータレートメモリの動作速度と同じに抑えた状態でも、ダブルデータレートメモリのテストを実動作速度で行うことができる。第1および第2のテストパターン生成部およびテストデータ選択部の動作速度は遅くてもよいので、駆動能力は小さくてよく、したがって回路面積が少なくてすみ、消費電力を少なく抑えることができる。

[0027]

本発明の請求項8記載の半導体集積回路は、第1のクロックで動作するダブルデータレートメモリと、第1のクロックと同じ周波数の第2のクロックで動作し、第1のテストデータを生成する第1のテストパターン生成部と、第2のクロックで動作し、第2のテストデータを生成する第2のテストパターン生成部と、第1のテストパターン生成部および第2のテストパターン生成部からそれぞれ出力される第1および第2のテストデータを、第2のクロックの信号値に応じて選択的に出力し、ダブルデータレートメモリへ第3のテストデータとして入力するテストデータ選択部とを備えている。

[0028]

この構成によれば、ダブルデータレートメモリに与えられる第1のクロックと同じ周波数の第2のクロックに応じて第1のテストパターン生成部で第1のテストデータを生成する。さらに、第2のクロックに応じて第2のテストパターン生成部で第2のテストデータを生成する。そして、第1および第2のテストデータをテストデータ選択部によって第2のクロックの信号値に応じて選択して、ダブルデータレートメモリへ第3のテストデータとして入力する。これにより、第1および第2のテストパターン生成部およびテストデータ選択部の動作速度をダブルデータレートメモリの動作速度と同じに抑えた状態でも、ダブルデータレートメモリのテストを実動作速度で行うことができる。第1および第2のテストパターン生成部およびテストデータ選択部の動作速度は遅くてもよいので、駆動能力は小さくてよく、したがって回路面積が少なくてすみ、消費電力を少なく抑えることができる。

[0029]

本発明の請求項9記載の半導体集積回路は、第1のクロックで動作するダブルデータレートメモリと、第1のクロックと同じ周波数の第2のクロックで動作し、第1のテストデータを生成するテストパターン生成部と、テストパターン生成部で生成される第1のテストデータに最下位ビットとして0を付加して第2のテストデータを生成するLSBO処理部と、テストパターン生成部で生成される第1のテストデータに最下位ビットとして1を付加して第3のテストデータを生成するLSB1処理部と、LSBO処理部およびLSB1処理部からそれぞれ出力される第2および第3のテストデータを第2のクロックの信号値に応じて選択的に出力し、ダブルデータレートメモリへ第4のテストデータとして入力するテストデータ選択部とを備えている。

[0030]

この構成によれば、ダブルデータレートメモリに与えられる第1のクロックと同じ周波数の第2のクロックに応じてテストパターン生成部で第1のテストデータを生成する。さらに、LSB0処理部によって第1のテストデータに最下位ビットとして0を付加して第2のテストデータを生成し、LSB1処理部によって第1のテストデータを生成する。そして、テストデータ選択部によって第2および第3のテストデータを第2のクロックの信号値に応じて選択的に出力する。これにより、テストパターン生成部、LSB0処理部、LSB1処理部およびテストデータ選択部の動作速度をダブルデータレートメモリの動作速度と同じに抑えた状態でも、ダブルデータレートメモリのテストを実動作速度で行うことができる。テストパターン生成部、LSB0処理部、LSB1処理部およびテストデータ選択部の動作速度は遅くてもよいので、駆動能力は小さくてよく、したがって回路面積が少なくてすみ、消費電力を少なく抑えることができる。

[0031]

本発明の請求項10記載の半導体集積回路は、請求項9に記載の半導体集積回路において、第2のクロックを遅延し、遅延クロックとしてテストデータ選択部に与える遅延回路を設けている。

[0032]

この構成によれば、第2のクロックを遅延させているので、第1のクロックに対してホールド時間を確保でき、高速に動作するダブルデータレートメモリに対して安定したテストパターンを印加することができる。その他は請求項9と同様である。

[0033]

本発明の請求項11記載の半導体集積回路は、第1のクロックで動作するダブルデータレートメモリと、第1のクロックと同じ周波数の第2のクロックで動作し、第1のテストデータを生成するテストパターン生成部と、テストパターン生成部で生成される第1のテストデータに最下位ビットとして0を付加して第2のテストデータを生成するLSB0処理部と、テストパターン生成部で生成される第1のテストデータに最下位ビットとして1を付加して第3のテストデータを生成するLSB1処理部と、第2のクロックと第2のクロックの反転クロックとのいずれか一方を選択できるクロック選択部と、LSB0処理部およびLSB1処理部からそれぞれ出力される第2および第3のテストデータをクロック選択部の出力に応じて選択的に出力し、ダブルデータレートメモリへ第4のテストデータとして入力するテストデータ選択部とを備えている。

[0034]

この構成によれば、第2のクロックと第2のクロックの反転クロックとのいずれか一方をクロック選択部で選択し、選択されたクロックに応じてテストデータ選択部で第2および第3のテストデータを選択するようにしたので、クロック選択部の選択の状態を逆にすることで、第2および第3のテストデータを各々選択するタイミングを逆にすることができる。その結果、テストパターンの質が高くなるとともに、テストパターンとしてアドレス信号を与えるときにアドレス信号のインクリメントおよびデクリメントを選択的に行うことができる。その他は請求項9と同じである。

[0035]

本発明の請求項12記載の半導体集積回路は、第1のクロックで動作するダブルデータレートメモリと、第1のクロックに同期してダブルデータレートメモリから出力される第1の出力データを、第1のクロックと同じ周波数の第2のクロ

ックによって取り込む記憶素子と、第2のクロックによって動作し、記憶素子から出力される第2の出力データと、第1の出力データの直後にダブルデータレートメモリから出力される第3の出力データとを、それぞれ所定の期待値と比較する期待値比較部とを備えている。

[0036]

この構成によれば、ダブルデータレートメモリに与えられる第1のクロックと同じ周波数の第2のクロックの反転クロックによってダブルデータレートメモリから第1のクロックに同期して出力される第1の出力データを取り込む。そして、記憶素子から出力される第2の出力データと、第1の出力データの直後にダブルデータレートメモリから出力される第3の出力データとを、期待値比較部において、第2のクロックによってそれぞれ所定の期待値と比較する。これにより、記憶素子および期待値比較部の動作速度をダブルデータレートメモリの動作速度と同じに抑えた状態でも、ダブルデータレートメモリのテストを実動作速度で行うことができる。記憶素子および期待値比較部の動作速度は遅くてもよいので、駆動能力は小さくてよく、したがって回路面積が少なくてすみ、消費電力を少なく抑えることができる。

[0037]

本発明の請求項13記載のメモリのテスト方法は、第1のクロックで動作するメモリのテスト方法であり、第1のクロックの1/2の周波数の第2のクロックで第1のテストデータを生成するとともに、第2のクロックの反転クロックである第3のクロックで第2のテストデータを生成し、第1および第2のテストデータを、第2のクロックの信号値あるいは第3のクロックの信号値に応じて選択してメモリへ第3のテストデータとして入力することを特徴とする。

[0038]

この方法によれば、第1のクロックで動作するメモリのテストを第1のクロックの1/2の周波数の第2のクロックで実行することができる。この際、第2のクロックの周波数が低くてよいことから、テストを行うための回路の駆動能力が小さくてよく、したがって回路面積が少なくてすみ、またテストを行うための電力消費を少なくできる。

[0039]

本発明の請求項14記載のメモリのテスト方法は、第1のクロックで動作するメモリのテスト方法であり、第1のクロックの1/2の周波数の第2のクロックで第1のテストデータを生成し、第1のテストデータに最下位ビットとして0を付加して第2のテストデータを生成するとともに、第1のテストデータに最下位ビットとして1を付加して第3のテストデータを生成し、第2および第3のテストデータを第2のクロックの信号値に応じて選択して、メモリに入力することを特徴とする。

[0040]

この方法によれば、第1のクロックで動作するメモリのテストを第1のクロックの1/2の周波数の第2のクロックで実行することができる。この際、第2のクロックの周波数が低くてよいことから、テストを行うための回路の駆動能力が小さくてよく、したがって回路面積が少なくてすみ、またテストを行うための電力消費を少なくできる。

[0041]

本発明の請求項15記載のメモリのテスト方法は、第1のクロックで動作するメモリのテスト方法であり、第1のクロックに同期してメモリから出力される第1のデータを、第1のクロックの1/2の周波数の第2のクロックによって第2のデータとして保持し、第2のデータと、第1のデータの直後に第1のクロックに同期してメモリから出力される第3のデータとを、第2のクロックによってそれぞれ所定の期待値と比較することを特徴とする

この方法によれば、第1のクロックで動作するメモリのテストを第1のクロックの1/2の周波数の第2のクロックで実行することができる。この際、第2のクロックの周波数が低くてよいことから、テストを行うための回路の駆動能力が小さくてよく、したがって回路面積が少なくてすみ、またテストを行うための電力消費を少なくできる。

[0042]

本発明の請求項16記載のメモリのテスト方法は、第1のクロックで動作する ダブルデータレートメモリのテスト方法であり、第1のクロックと同じ周波数の 第2のクロックで第1のテストデータを生成するとともに、第2のクロックの反転クロックである第3のクロックで第2のテストデータを生成し、第1および第2のテストデータを、第2のクロックの信号値あるいは第3のクロックの信号値に応じて選択してダブルデータレートメモリへ第3のテストデータとして入力することを特徴とする。

[0043]

この方法によれば、第1のクロックで動作するダブルデータレートメモリのテストを第1のクロックと同じ周波数の第2のクロックで実行することができる。この際、第2のクロックの周波数を第1のクロックの2倍にする必要がなく、第2のクロックの周波数が低くてよいことから、テストを行うための回路の駆動能力が小さくてよく、したがって回路面積が少なくてすみ、またテストを行うための電力消費を少なくできる。

[0044]

本発明の請求項17記載のメモリのテスト方法は、第1のクロックで動作する ダブルデータレートメモリのテスト方法であって、第1のクロックと同じ周波数 の第2のクロックで第1のテストデータを生成し、第1のテストデータに最下位 ビットとして0を付加して第2のテストデータを生成するとともに、第1のテストデータに最下位ビットとして1を付加して第3のテストデータを生成し、第2 および第3のテストデータを第2のクロックの信号値に応じて選択して、ダブル データレートメモリに入力することを特徴とする。

[0045]

この方法によれば、第1のクロックで動作するダブルデータレートメモリのテストを第1のクロックと同じ周波数の第2のクロックで実行することができる。この際、第2のクロックの周波数を第1のクロックの2倍にする必要がなく、第2のクロックの周波数が低くてよいことから、テストを行うための回路の駆動能力が小さくてよく、したがって回路面積が少なくてすみ、またテストを行うための電力消費を少なくできる。

[0046]

本発明の請求項18記載のメモリのテスト方法は、第1のクロックで動作する

ダブルデータレートメモリのテスト方法であり、第1のクロックに同期してダブルデータレートメモリから出力される第1のデータを、第1のクロックと同じ周波数の第2のクロックによって第2のデータとして保持し、第2のデータと、第1のデータの直後に第1のクロックに同期してダブルデータレートメモリから出力される第3のデータとを、第2のクロックによってそれぞれ所定の期待値と比較することを特徴とする。

[0047]

この方法によれば、第1のクロックで動作するダブルデータレートメモリのテストを第1のクロックと同じ周波数の第2のクロックで実行することができる。この際、第2のクロックの周波数を第1のクロックの2倍にする必要がなく、第2のクロックの周波数が低くてよいことから、テストを行うための回路の駆動能力が小さくてよく、したがって回路面積が少なくてすみ、またテストを行うための電力消費を少なくできる。

[0048]

上記の説明において、メモリというのは、クロックの立ち上がりおよび立ち下がりの何れか一方のエッジに同期して動作する通常の(データレートの)メモリを意味し、ダブルデータレートメモリというのは、クロックの立ち上がりおよび立ち下がりの両方のエッジに各々同期して動作するものを意味する。

[0049]

【発明の実施の形態】

以下、本発明の実施の形態について図面を参照しつつ説明する。なお、図中、 同一または相当部分には同一符号を付してその説明は繰り返さない。

[0050]

(第1の実施の形態)

図1は本発明の第1の実施の形態における半導体集積回路およびメモリのテスト方法を説明するためのブロック図であり、図2は図1の各部のタイミング図である。

[0051]

図1において、101は入力クロックの立ち上がりエッジに同期して動作する

第1のテストパターン生成部である。102は入力クロックの立ち上がりエッジに同期して動作する第2のテストパターン生成部である。103は反転クロック生成用のインバータである。104はテストデータ選択部である。これらがBIST回路を構成している。105はBISTの対象となる通常のデータレートのメモリであり、入力クロックの立ち上がりエッジに同期して動作する。

[0052]

第1のクロックCK1は、メモリ105へ与えられるクロック信号である。第2のクロックCK2は、第1のテストパターン生成部101に与えられるクロック信号であり、その周波数は第1のクロックCK1の1/2である。第3のクロックCK3は、第2のクロックCK2をインバータ103によって反転したクロック信号であり、第2のテストパターン生成部102のクロック信号である。

[0053]

第1のテストパターン生成部101では、図2のタイミング図に示すように、第2のクロックCK2の立ち上がりエッジに同期して、時刻t0で「000」、時刻t2で「010」、時刻t4で「100」、時刻t6で「110」のアドレス信号TP1をテストデータとして生成する。

[0054]

また、第2のテストパターン生成部102では、図2のタイミング図に示すように、第3のクロックCK3の立ち上がりエッジに同期して、時刻t1で「001」、時刻t3で「011」、時刻t5で「101」、時刻t7で「111」のアドレス信号TP2をテストデータとして生成する。

[0055]

テストデータ選択部104は、第2のクロックCK2の論理値0/1に応じて、第1のテストパターン生成部101および第2のテストパターン生成部102でそれぞれ生成されるアドレス信号TP1、TP2を交互に選択してテストデータとして出力する。なお、テストデータ選択部104は、第3のクロックCK3の論理値0/1に応じて選択動作を行ってもよい。

[0056]

第2のクロックCK2が論理値1の場合にアドレス信号TP1を選択し、論理

値0の場合にアドレス信号TP2を選択すれば、メモリ105にテストデータとして入力されるアドレス信号TP3は、時刻t0で「000」、時刻t1で「001」、時刻t2で「010」、時刻t3で「011」、時刻t4で「100」、時刻t5で「101」、時刻t6で「110」、時刻t7で「111」になり、メモリ105の第1クロックCK1の立ち上がりエッジに同期してテストパターン(一連のアドレス信号)を生成することが可能になる。

[0057]

以上のように、本実施の形態によれば、第2のクロックCK2およびそれを反転した第3のクロックCK3によってそれぞれ動作する第1および第2のテストパターン生成部101,102を設け、第1および第2のテストパターン生成部101,102の出力を第2および第3のクロックCK2,CK3のいずれかの状態に応じてテストデータ選択部104で選択してメモリ105に入力する構成を採用することにより、第1および第2のテストパターン生成部101,102の2倍の周波数で動作するメモリ104に対して、実動作速度でテストパターンを印加することが可能となる。つまり、BIST回路である第1および第2のテストパターン生成部101,102の動作周波数を2倍に上げることなく、高い周波数で動作するメモリ104のテストを行うことができる。したがって、BISTを行うための第1および第2のテストパターン生成部101,102の駆動能力が小さくてよく、したがって、回路面積も少なくてすみ、消費電力も少なくできる。

[0058]

なお、メモリ105がDDRメモリの場合は、図3のタイミング図に示すように、DDRメモリの第1のクロックCK1と第2のクロックCK2に同一の周波数のクロック信号を入力することで、クロックCK1の立ち上がりエッジと立ち下がりエッジの両方のエッジに同期してテストパターンをDDRメモリへ入力することができ、本実施の形態と同様の効果を得ることができる。つまり、BIST回路である第1および第2のテストパターン生成部の動作周波数を2倍に上げることなく、DDRメモリのテストを行うことが可能となる。したがって、BISTを行うための第1および第2のテストパターン生成部101,102の駆動

能力が小さくてよく、したがって、回路面積も少なくてすみ、消費電力も少なく できる。

[0059]

また、図1の構成では、第2のクロックCK2をインバータ103で反転した第3のクロックCK3を第2のテストパターン生成部102に与えるようにしたが、第2のクロックCK2をそのまま与えても、第3のクロックCK3を与え得た場合と同様のアドレス信号TP3を得ることができる。この場合、アドレス信号TP2は、図2のタイミングに比べて第2のクロックCK2の半サイクル分進むことになる。

[0060]

(第2の実施の形態)

図4は本発明の第2の実施の形態における半導体集積回路およびメモリのテスト方法を説明するためのブロック図であり、図5はタイミング図である。

[0061]

以下、図4に示す半導体集積回路におけるメモリのテスト方法について、図7 のフローチャートに基づいて説明する。

[0062]

図4において、201は入力クロックの立ち上がりエッジに同期して動作する第1のテストパターン生成部である。202はLSB0処理部、203はLSB1処理部、204はテストデータ選択部である。これらがBIST回路を構成している。205はBISTの対象となる通常のデータレートのメモリであり、入力クロックの立ち上がりエッジに同期して動作する。

[0063]

第1のクロックCK1は、メモリ205へ与えられるクロック信号である。第2のクロックCK2は、テストパターン生成部201へ与えられるクロック信号であり、その周波数は第1のクロックCK1の1/2である。

[0064]

図7において、最初にテストパターン生成処理ST301が行われる。第2の クロックCK2の立ち上がりエッジに同期してテストパターン生成部201にお いて、時刻 t 0 で、テストデータ、つまりアドレス信号TP 0 として { 0 0 } が 生成され、時刻 t 2 で、アドレス信号TP 0 として { 0 1 } が生成され、時刻 t 4 で、アドレス信号TP 0 として { 1 0 } が生成され、時刻 t 6 で、アドレス信 号TP 0 として { 1 1 } が生成される。

[0065]

つぎに、LSB処理ST302が行われる。つまり、テストパターン生成部201で生成されたアドレス信号TP0の最下位ビットに0または1を付加する処理が行われる。

[0066]

具体的には、LSBO処理部202では、アドレス信号TPOの最下位ビットに0を付加する。また、LSB1処理部203では、アドレス信号TPOの最下位ビットに1を付加する。ここで、LSBO処理部202およびLSB1処理部203については、クロックによる同期は行われず、単にテストパターン生成部201の出力のLSBに論理値「0」または「1」を付加しているのみである。verilogの記述にすると、以下のようになる。

[0067]

assign TP1 = $\{TP0,0\}$; assign TP2 = $\{TP0,1\}$;

図5に示すタイミング図において、時刻 t 0では、アドレス信号TP0として生成された2ビットアドレス {00}に対して、LSB0処理部202において、アドレス信号TP0の最下位ビットに0が付加され、3ビットのアドレス {000}が生成される。また、LSB1処理部203において、アドレス信号TP0の最下位ビットに1が付加され、3ビットのアドレス {001}が生成される

[0068]

時刻t2では、アドレス信号TPOとして生成された2ビットアドレス{01} に対して、LSBO処理部202において、アドレス信号TPOの最下位ビットに0が付加され、3ビットのアドレス{010}が生成される。また、LSB1処理部203において、アドレス信号TPOの最下位ビットに1が付加され、

3ビットのアドレス {011} が生成される。

[0069]

[0070]

時刻 t 6では、アドレス信号TPOとして生成された 2 ビットアドレス {11} } に対して、LSBO処理部 2 O 2 において、アドレス信号TPOの最下位ビットに 0 が付加され、 3 ビットのアドレス {110} が生成される。また、LSB 1 処理部 2 O 3 において、アドレス信号TPOの最下位ビットに 1 が付加され、 3 ビットのアドレス {111} が生成される。

[0071]

つぎに、テストデータ選択処理ST303が行われる。ここでは、LSB0処理部202で生成されたテストデータであるアドレス信号TP1と、LSB1処理部203で生成されたテストデータであるアドレス信号TP2とを、第2のクロックCK2の信号値によって選択的に出力する。

[0072]

テストデータ選択部204では、第2のクロックCK2が論理値1の時にアドレス信号TP1を選択し、第2のクロックCK2が論理値0の時にアドレス信号TP2を選択してメモリ205へ出力する。

[0073]

第2のクロックCK2の論理値が1の区間である時刻t0から時刻t1までの間は、テストデータ選択部204からテストデータであるアドレス信号TP3として $\{000\}$ が出力され、第2のクロックCK2の論理値が0の区間である時刻t1から時刻t2までの間は、テストデータ選択部204からアドレス信号TP3として $\{001\}$ が出力される。

[0074]

第2のクロックCK2の論理値が1の区間である時刻t2から時刻t3までの間は、テストデータ選択部204からアドレス信号TP3として{010}が出力され、第2のクロックCK2の論理値が0の区間である時刻t3から時刻t4までの間は、テストデータ選択部204からアドレス信号TP3として{011}が出力される。

[0075]

第2のクロックCK2の論理値が1の区間である時刻t4から時刻t5までの間は、テストデータ選択部204からアドレス信号TP3として{100}が出力され、第2のクロックCK2の論理値が0の区間である時刻t5から時刻t6までの間は、テストデータ選択部204からアドレス信号TP3として{101}が出力される。

[0076]

第2のクロックCK2の論理値が1の区間である時刻 t 6から時刻 t 7までの間は、テストデータ選択部204からアドレス信号TP3として {110} が出力され、第2のクロックCK2の論理値が0の区間である時刻 t 7から時刻 t 8までの間は、テストデータ選択部204からアドレス信号TP3として {111} が出力される。

[0077]

つぎに、テストパターン印加処理ST304が行われる。ここでは、テストデータ選択部204から出力されたアドレス信号TP3が、メモリ205に印加される。

[0078]

以上のように、本実施の形態によれば、第2のクロックCK2によって動作する単一のテストパターン生成部201を設け、テストパターン生成部201から出力されるアドレス信号TP0に対して、最下位ビットに0を付加するLSB0処理部202と、最下位ビットに1を付加するLSB1処理部203とを設け、さらにLSB0処理部202のアドレス信号TP1とLSB1処理部203のアドレス信号TP3とを選択して出力するテストデータ選択部204を設けたことにより、テストパターン生成部201の2倍の周波数で動作するメモリ205に

対して、実動作速度でテストパターンを印加することが可能となる。つまり、BIST回路であるテストパターン生成部101とLSB0処理部202およびLSB1処理部203の動作周波数を2倍に上げることなく、高い周波数で動作するメモリ104のテストを行うことができる。したがって、BISTを行うためのテストパターン生成部201とLSB0処理部202およびLSB1処理部203の駆動能力が小さくてよく、したがって回路面積も少なくてすみ、消費電力も少なくできる。

[0079]

なお、メモリ205がDDRメモリの場合は、図6のタイミング図に示すように、DDRメモリの第1のクロックCK1とBIST回路の第2のクロックCK 2とに同一の周波数のクロック信号を入力することで、クロックCK1の立ち上がりエッジと立ち下がりエッジの両方のエッジに同期してテストパターンをDDRメモリへ入力することができ、本実施の形態と同様の効果を得ることができる。つまり、BIST回路であるテストパターン生成部201の動作周波数を2倍に上げることなく、DDRメモリのテストを行うことが可能となる。したがって、BISTを行うためのテストパターン生成部201とLSB0処理部202およびLSB1処理部203の駆動能力が小さくてよく、したがって回路面積も少なくてみ、消費電力も少なくできる。

[0080]

(第3の実施の形態)

図8は本発明の第3の実施の形態における半導体集積回路およびメモリのテスト方法を説明するためのブロック図であり、図9はタイミング図である。

[0081]

以下、図8に示す半導体集積回路におけるメモリのテスト方法について、図7 のフローチャートに基づいて説明する。

[0082]

図4の半導体集積回路と異なる点は、第2のクロックCK2を遅延して遅延クロックCK2'を生成する遅延回路206を備えた点である。この遅延回路206としては、例えば、バッファやインバータを直列に複数個並べることで一定時

間の遅延を持たせた回路、あるいは一定時間の遅延を発生させることができる遅延素子が用いられる。

[0083]

以下、この実施の形態におけるテストデータ選択処理ST303およびテストパターン印加処理ST304について説明する。

[0084]

テストデータ選択処理ST303は、LSB0処理部202で生成されたアドレス信号TP1と、LSB1処理部203で生成されたアドレス信号TP2とを、第2のクロックCK2を遅延回路206で遅延した遅延クロックCK2'によって選択的に出力する。

[0085]

テストデータ選択部204では、遅延クロックCK2'が論理値1の時にアドレス信号TP1を選択し、クロックCK2が論理値0の時にアドレス信号TP2を選択する。

[0086]

遅延クロックCK2'の論理値が1の区間である時刻t0'から時刻t1'までの間は、テストデータ選択部204からアドレス信号TP3として $\{000\}$ が生成され、遅延クロックCK2'の論理値が0の区間である時刻t1'から時刻t2'までの間は、テストデータ選択部204からアドレス信号TP3として $\{001\}$ が生成される。

[0087]

遅延クロックCK2'の論理値が1の区間である時刻t2'から時刻t3'までの間は、テストデータ選択部204からアドレス信号TP3として $\{010\}$ が生成され、遅延クロックCK2'の論理値が0の区間である時刻t3'から時刻t4'までの間は、テストデータ選択部204からアドレス信号TP3として $\{011\}$ が生成される。

[0088]

遅延クロックCK2'の論理値が1の区間である時刻t4'から時刻t5'までの間は、テストデータ選択部204からアドレス信号TP3として $\{100\}$

が生成され、遅延クロックCK2'の論理値が0の区間である時刻 t5'から時刻 t6'までの間は、テストデータ選択部 204 からアドレス信号TP3 として $\{101\}$ が生成される。

[0089]

遅延クロックCK2'の論理値が1の区間である時刻t6'から時刻t7'までの間は、テストデータ選択部204からアドレス信号TP3として $\{110\}$ が生成され、遅延クロックCK2'の論理値が0の区間である時刻t7'から時刻t8'までの間は、テストデータ選択部204からアドレス信号TP3として $\{111\}$ が生成される。

[0090]

テストパターン印加処理ST304では、テストデータ選択部204から出力されたアドレス信号TP3が、第1のクロックCK1の立ち上がりエッジに同期して動作するメモリ205に印加される。

[0091]

以上のように、本実施の形態によれば、LSB0処理部202で生成されたアドレス信号TP1とLSB1処理部203で生成されたアドレス信号TP2とを、第2のクロックCK2を遅延回路206で遅延させた遅延クロックCK2、によって選択的に出力することで、メモリ205に入力されるテストデータ、つまりアドレス信号TP3がメモリ205のクロックCK1に対して一定の遅延値を持って入力され、クロックCK1に対してホールド時間が確保でき、高速動作するメモリ205に対して安定したテストパターンを印加することが可能となる。

[0092]

ここで、ホールド時間およびセットアップ時間について説明する。メモリ205は、クロックCK1の立ち上がりエッジに同期して動作する。このとき、メモリ205へのアドレスやデータ入力信号は、クロックCK1の立ち上がりエッジよりも一定時間前にその値が決定されていなければクロックCK1の立ち上がりでそれらのデータがメモリ205に取り込まれない。この時間をセットアップ時間という。また、さらに、クロックCK1が立ち上がった後も一定の時間データを保持しておく必要がある。この時間をホールド時間という。

[0093]

また、クロックCK2によって動作する単一のテストパターン生成部201によって、テストパターン生成部201の2倍の周波数で動作するメモリ205に対して、実動作速度でテストパターンを印加することが可能となる点は、第2の実施の形態と同様である。

[0094]

なお、クロックCK2の2倍の周波数のクロックCK1でメモリ動作する場合には、遅延回路206としては、図11に示すように、クロックCK1の立ち下がりエッジで動作するフリップフロップ、あるいは図12に示すように、クロックCK1のHigh区間の時にデータがスルーするラッチを用いても、本実施の形態と同様の効果を得ることができる。

[0095]

なお、メモリ205がDDRメモリの場合は、図10のタイミング図に示すように、DDRメモリのクロックCK1とBIST回路のクロックCK2とに同一の周波数のクロック信号を入力することで、クロックCK1の立ち上がりエッジと立ち下がりエッジの両方のエッジに同期してDDRメモリにテストパターンを入力することができ、本実施の形態と同様の効果を得ることができる。

[0096]

(第4の実施の形態)

図13は本発明の第4の実施の形態における半導体集積回路およびメモリのテスト方法を説明するためのブロック図であり、図14はタイミング図である。

[0097]

以下、図13に示す半導体集積回路におけるメモリのテスト方法について、図 7のフローチャートに基づいて説明する。

[0098]

図4の半導体集積回路と異なる点は、クロック選択部207を備えた点である

[0099]

クロック選択部207は、第2のクロックCK2または第2のクロックCK2

の反転信号を選択してクロックCK4として出力する回路である。テストデータ選択部204では、クロック選択部207から出力されるクロックCK4の信号値に応じて、LSB0処理部202で生成されたアドレス信号TP1とLSB1処理部203で生成されたアドレス信号TP2とが選択される。

[0100]

クロック選択部207で、クロックCK2の反転信号が選択された場合について説明する。

[0101]

第1のクロックCK1は、入力クロックの立ち上がりエッジに同期して動作するメモリ205のクロック信号である。第2のクロックCK2は、入力クロックの立ち上がりエッジに同期して動作するテストパターン生成部201のクロック信号であり、その周波数はクロックCK1の1/2である。

[0102]

テストパターン生成処理ST301において、クロックCK2の立ち上がりエッジに同期してテストパターン生成部201で、時刻t0でアドレス信号TP0として{11}が生成され、時刻t2でアドレス信号TP0として{10}が生成され、時刻t4でアドレス信号TP0として{01}が生成され、時刻t6でアドレス信号TP0として{00}が生成される。

[0103]

LSB処理ST302は、テストパターン生成部201で生成されたアドレス信号TP0の最下位ビットに0または1を付加する処理を行う。LSB0処理部202ではアドレス信号TP0の最下位ビットに0を付加し、LSB1処理部203ではアドレス信号TP0の最下位ビットに1を付加する。

[0104]

図14に示すタイミング図において、時刻t0では、アドレス信号TP0として生成された2ビットアドレス {11} に対して、LSB0処理部202において、アドレス信号TP0の最下位ビットに0が付加され、3ビットのアドレス {110} が生成され、LSB1処理部203において、アドレス信号TP0の最下位ビットに1が付加され、3ビットのアドレス {111} が生成される。

[0105]

時刻 t 2では、アドレス信号TPOとして生成された 2 ビットアドレス {10} } に対して、LSBO処理部 2 O 2 において、アドレス信号TPOの最下位ビットに 0 が付加され、 3 ビットのアドレス {100} が生成され、LSB1処理部 2 O 3 において、アドレス信号TPOの最下位ビットに 1 が付加され、 3 ビットのアドレス {101} が生成される。

[0106]

時刻 t 4 では、アドレス信号TPOとして生成された 2 ビットアドレス $\{01\}$ に対して、LSBO処理部 2 O 2 において、アドレス信号TPOの最下位ビットに 0 が付加され、3 ビットのアドレス $\{010\}$ が生成され、LSB1処理部 2 O 3 において、アドレス信号TPOの最下位ビットに 1 が付加され、3 ビットのアドレス $\{011\}$ が生成される。

[0107]

時刻 t 6では、アドレス信号TPOとして生成された 2 ビットアドレス { 0 0 } に対して、LSBO処理部 2 0 2 において、アドレス信号TPOの最下位ビットに 0 が付加され、 3 ビットのアドレス { 0 0 0 } が生成され、LSB1処理部 2 0 3 において、アドレス信号TPOの最下位ビットに 1 が付加され、 3 ビットのアドレス { 0 0 1 } が生成される。

[0108]

クロック選択部207では、クロックCK2またはクロックCK2の反転信号を選択して出力し、テストデータ選択部204では、クロック選択部207から出力されるクロックCK4の信号値に応じて、LSB0処理部202で生成されたアドレス信号TP1とLSB1処理部203で生成されたアドレス信号TP2を選択する。

[0109]

つまり、テストデータ選択処理ST303では、クロック選択部207のクロックCK4の信号値によって、LSB0処理部202で生成されたアドレス信号TP1とLSB1処理部203で生成されたアドレス信号TP2とを選択的に出力する。

[0110]

テストデータ選択部204では、クロックCK4が論理値1の時にアドレス信号TP1を選択し、クロックCK4が論理値0の時にアドレス信号TP2を選択する。

[0111]

クロック選択部207の出力クロックCK4として、クロックCK2の反転信号が選択され、クロックCK2の論理値が1、すなわちクロックCK4の論理値が0の区間である時刻t0から時刻t1までの間は、テストデータ選択部204からアドレス信号TP3として{111}が出力され、クロックCK2の論理値が0、すなわちクロックCK4の論理値が1の区間である時刻t1から時刻t2までの間は、テストデータ選択部204からアドレス信号TP3として{110}が出力される。

[0112]

クロックCK2の論理値が1、すなわちクロックCK4の論理値が0の区間である時刻 t 2 から時刻 t 3 までの間は、テストデータ選択部204 からアドレス信号TP3として $\{101\}$ が生成され、クロックCK2の論理値が0、すなわちクロックCK4の論理値が1の区間である時刻 t 3 から時刻 t 4 までの間は、テストデータ選択部204 からアドレス信号TP3として $\{100\}$ が生成される。

[0113]

クロックCK2の論理値が1、すなわちクロックCK4の論理値が0の区間である時刻 t 4 から時刻 t 5 までの間は、テストデータ選択部2 0 4 からアドレス信号TP3として $\{0\ 1\ 1\}$ が生成され、クロックCK2の論理値が0、すなわちクロックCK4の論理値が1の区間である時刻 t 5 から時刻 t 6 までの間は、テストデータ選択部2 0 4 からアドレス信号TP3として $\{0\ 1\ 0\}$ が生成される。

[0114]

クロックCK2の論理値が1、すなわちクロックCK4の論理値が0の区間である時刻t6から時刻t7までの間は、テストデータ選択部204からアドレス

信号TP3として {001} が生成され、クロックCK2の論理値が0、すなわちクロックCK4の論理値が0の区間である時刻t7から時刻t8までの間は、テストデータ選択部204からアドレス信号TP3として{000} が生成される。

[0115]

テストパターン印加処理ST304では、テストデータ選択部204から出力 されたアドレス信号TP3が、メモリ205に印加される。

[0116]

以上のように、本実施の形態によれば、クロックCK2によって動作する単一のテストパターン生成部201によって、テストパターン生成部201の2倍の周波数で動作するメモリ205に対して、実動作速度でテストパターンを印加することが可能となる。その他の効果は、第2の実施の形態と同様である。

[0117]

また、本実施の形態では、クロック選択部207として、クロックCK2と、クロックCK2をインバータ207aにより反転した信号とをセレクタ207bで選択する回路を用いたが、クロック選択部208として図16のように排他的論理和回路208aを用いて、クロックCK2とクロックCK2の反転信号とを選択的に出力できる回路を用いた場合であっても、本実施の形態と同様の効果を得ることができる。

[0118]

また、クロック選択部207または208を設けることで、テストデータ選択部204において、クロックCK2が0の時に選択される信号と、クロックCK2が1の時に選択される信号とを切り替えることができるため、クロックCK2の値が1の時に、偶数アドレスがメモリ205に印加され、クロックCK2の値が0の時に、奇数アドレスがメモリ205に印加されるだけでなく、クロックCK2の値が1の時に、奇数アドレスがメモリ205に印加され、クロックCK2の値が0の時に、6数アドレスがメモリ205に印加され、クロックCK2の値が0の時に、偶数アドレスがメモリ205に印加される構成とすることが可能となり、テストパターンの質が高くなるとともに、アドレスのインクリメントおよびデクリメントを実施することが可能となる。

[0119]

なお、テストパターンの質は、以下のことを言う。すなわち、実動作では、クロックCK2がハイの時(ダブルデータレートメモリの場合には、クロックCK1がハイのときに相当する)に、偶数アドレスでも奇数アドレスでもアクセスされるはずである。テスト時において、クロックCK2がハイの時に偶数アドレスしかアクセスできないということは、良質なテストとは言えない。クロックCK2がハイの時に奇数アドレスにアクセスするテストができていないので、テストパターンの質がよくないと表現していた。今回、奇数アドレスおよび偶数アドレスの両方でテストができるので、テストパターンの質が高くなると表現している

[0120]

なお、メモリ205がDDRメモリの場合は、図15のタイミング図に示すように、DDRメモリのクロックCK1とクロックCK2とに同一の周波数のクロックを入力することで、DDRメモリのクロックCK1の立ち上がりエッジと立ち下がりエッジの両方のエッジに同期してテストパターンを入力することができ、本実施の形態と同様の効果を得ることができる。

[0121]

(第5の実施の形態)

図17は本発明の第5の実施の形態における半導体集積回路およびメモリのテスト方法を説明するためのブロック図であり、図18はタイミング図である。

[0122]

以下、図17に示す半導体集積回路におけるメモリのテスト方法について、図20のフローチャートに基づいて説明する。

[0123]

図17において、205は入力クロックの立ち上がりエッジに同期して動作するメモリである。601は入力クロックの立ち上がりエッジに同期して動作する期待値比較部である。602は入力クロックの立ち下がりエッジに同期して動作する記憶素子であり、たとえばフリップフロップ602aからなる。

[0124]

第1のクロックCK1はメモリ205のクロック信号であり、第2のクロック CK2は、期待値比較部601のおよび記憶素子602のクロック信号であり、 その周波数はクロックCK1の1/2である。

[0125]

メモリデータ出力処理ST701では、時刻t0, t1, t2, t3, t4, t5, t6, t7, t8でクロックCK1の立ち上がりエッジに同期して、メモリ205のデータ出力ポートDOUTからデータ信号610が出力される。

[0126]

時刻 t 0 でクロック C K 1 の立ち上がりエッジに同期してメモリ2 0 5 から出力されるデータ 6 1 0 は、データー時取り込み処理 S T 7 0 2 において、クロック C K 2 の立ち下がりエッジに同期してフリップフロップ 6 0 2 に、時刻 t 1 で取り込まれ、データ信号 6 1 1 として期待値比較処理 S T 7 0 3 において、期待値比較部 6 0 1 に入り、時刻 t 2 で期待値と比較される。

[0127]

また、時刻 t 1 でクロック C K 1 の立ち上がりエッジに同期してメモリ2 0 5 から出力されるデータは、データ信号 6 1 0 として期待値比較部 6 0 1 に入り、時刻 t 2 で期待値と比較される。

[0128]

以下同様に、時刻 t 2でクロックCK1の立ち上がりエッジに同期してメモリ 2 0 5 から出力されるデータは、データー時取り込み処理ST702において、クロックCK2の立ち下がりエッジに同期してフリップフロップ602に、時刻 t 3 で取り込まれ、データ信号611として期待値比較部601に入り、時刻 t 4 で期待値と比較される。

[0129]

また、時刻 t 3 でクロック C K 1 の立ち上がりエッジに同期してメモリ 2 0 5 から出力されるデータは、データ信号 6 1 0 として、期待値比較処理 S T 7 0 3 において、期待値比較部 6 0 1 に入り、時刻 t 4 で期待値と比較される。

[0130]

時刻t4でクロックCK1の立ち上がりエッジに同期してメモリ205から出

力されるデータは、データー時取り込み処理ST702において、クロックCK 2の立ち下がりエッジに同期してフリップフロップ602に、時刻 t 5 で取り込まれ、データ信号611として期待値比較部601に入り、時刻 t 6 で期待値と 比較される。

[0131]

また、時刻 t 5でクロック C K 1 の立ち上がりエッジに同期してメモリ 2 0 5 から出力されるデータは、データ信号 6 1 0 として、期待値比較処理 S T 7 0 3 において、期待値比較部 6 0 1 に入り、時刻 t 6 で期待値と比較される。

[0132]

時刻 t 6でクロック C K 1 の立ち上がりエッジに同期してメモリ 2 O 5 から出力されるデータは、データー時取り込み処理 S T 7 O 2 において、クロック C K 2 の立ち下がりエッジに同期してフリップフロップ 6 O 2 に、時刻 t 7 で取り込まれ、データ信号 6 1 1 として期待値比較部 6 O 1 に入り、時刻 t 8 で期待値と比較される。

[0133]

また、時刻 t 7でクロック C K 1 の立ち上がりエッジに同期してメモリ 2 0 5 から出力されるデータは、データ信号 6 1 0 として期待値比較処理 S T 7 0 3 において、期待値比較部 6 0 1 に入り、時刻 t 8 で期待値と比較される。

[0134]

以上のように、本実施の形態によれば、期待値比較処理ST703で期待値を 比較するのは、クロックCK2のクロックの立ち上がりタイミングのみであり、 期待値比較部601の動作の2倍の周波数で動作するメモリ205に対して、期 待値比較部601の動作速度を変えずに、実動作速度でテストパターンを印加す ることが可能となる。

[0135]

なお、本実施の形態では記憶素子602としては、クロックCK2の立ち下が りエッジで動作するフリップフロップを用いたが、クロックCK2のHigh区 間にデータを通すラッチを用いても本実施の形態と同様の効果が得られる。

[0136]

なお、メモリ205がDDRメモリの場合は、図19のタイミング図に示すように、DDRメモリのクロックCK1とクロックCK2に同一の周波数のクロック信号を入力することで、DDRメモリのクロックCK1の立ち上がりエッジと立ち下がりエッジの両方のエッジに同期して出力されるメモリ205のデータ信号を、クロックCK2の立ち上がりタイミングだけで期待値比較を行うことで、本実施の形態と同様の効果を得ることができる。

[0137]

以上説明したように、上記本発明の実施の形態の半導体集積回路およびメモリのテスト方法によれば、BIST回路のクロックの値に応じて、入力データを切り替えることで、メモリ205のクロック周波数の1/2のクロック周波数で動作させ、メモリ205の実動作速度でのテストパターンの印加が可能となる。

[0138]

また、期待値比較においては、記憶素子602を用いてメモリ205のデータ 出力を保持させ、次に出力されるデータ出力とともに、期待値の比較を行うこと で、メモリのクロック周波数の1/2のクロック周波数で動作する期待値比較部 601で、メモリを実動作速度で期待値比較を行うことが可能となる。

[0139]

また、DDRメモリのようにクロックの立ち上がりと立ち下がりの両エッジに同期して動作する高速メモリに対しても、DDRメモリのクロック周波数と同一のクロック周波数で、BIST回路を動作させることで、DDRメモリの実動作速度のテストを行うことが可能となる。

[0140]

【発明の効果】

本発明の請求項1,2記載の半導体集積回路によれば、第1および第2のテストパターン生成部およびテストデータ選択部の動作速度をメモリの動作速度の1/2に抑えた状態でも、メモリのテストを実動作速度で行うことができる。第1および第2のテストパターン生成部およびテストデータ選択部の動作速度は遅くてもよいので、駆動能力は小さくてよく、したがって回路面積が少なくてすみ、消費電力を少なく抑えることができる。

[0141]

本発明の請求項3記載の半導体集積回路によれば、テストパターン生成部、LSB0処理部、LSB1処理部およびテストデータ選択部の動作速度をメモリの動作速度の1/2に抑えた状態でも、メモリのテストを実動作速度で行うことができる。テストパターン生成部、LSB0処理部、LSB1処理部およびテストデータ選択部の動作速度は遅くてもよいので、駆動能力は小さくてよく、したがって回路面積が少なくてすみ、消費電力を少なく抑えることができる。

[0142]

本発明の請求項4記載の半導体集積回路によれば、第2のクロックを遅延させているので、第1のクロックに対してホールド時間を確保でき、高速に動作するメモリに対して安定したテストパターンを印加することができる。その他は請求項3と同様である。

[0143]

本発明の請求項5記載の半導体集積回路によれば、第2のクロックと第2のクロックの反転クロックとのいずれか一方をクロック選択部で選択し、選択されたクロックに応じてテストデータ選択部で第2および第3のテストデータを選択するようにしたので、クロック選択部の選択の状態を逆にすることで、第2および第3のテストデータを各々選択するタイミングを逆にすることができる。その結果、テストパターンの質が高くなるとともに、テストパターンとしてアドレス信号を与えるときにアドレス信号のインクリメントおよびデクリメントを選択的に行うことができる。その他は請求項3と同じである。

[0144]

本発明の請求項6記載の半導体集積回路によれば、記憶素子および期待値比較部の動作速度をメモリの動作速度の1/2に抑えた状態でも、メモリのテストを実動作速度で行うことができる。記憶素子および期待値比較部の動作速度は遅くてもよいので、駆動能力は小さくてよく、したがって回路面積が少なくてすみ、消費電力を少なく抑えることができる。

[0145]

本発明の請求項7,8記載の半導体集積回路によれば、第1および第2のテス

トパターン生成部およびテストデータ選択部の動作速度をダブルデータレートメモリの動作速度と同じに抑えた状態でも、ダブルデータレートメモリのテストを実動作速度で行うことができる。第1および第2のテストパターン生成部およびテストデータ選択部の動作速度は遅くてもよいので、駆動能力は小さくてよく、したがって回路面積が少なくてすみ、消費電力を少なく抑えることができる。

[0146]

本発明の請求項9記載の半導体集積回路によれば、テストパターン生成部、LSB0処理部、LSB1処理部およびテストデータ選択部の動作速度をダブルデータレートメモリの動作速度と同じに抑えた状態でも、ダブルデータレートメモリのテストを実動作速度で行うことができる。テストパターン生成部、LSB0処理部、LSB1処理部およびテストデータ選択部の動作速度は遅くてもよいので、駆動能力は小さくてよく、したがって回路面積が少なくてすみ、消費電力を少なく抑えることができる。

[0147]

本発明の請求項10記載の半導体集積回路によれば、第2のクロックを遅延させているので、第1のクロックに対してホールド時間を確保でき、高速に動作するダブルデータレートメモリに対して安定したテストパターンを印加することができる。その他は請求項9と同様である。

[0148]

本発明の請求項11記載の半導体集積回路によれば、第2のクロックと第2のクロックの反転クロックとのいずれか一方をクロック選択部で選択し、選択されたクロックに応じてテストデータ選択部で第2および第3のテストデータを選択するようにしたので、クロック選択部の選択の状態を逆にすることで、第2および第3のテストデータを各々選択するタイミングを逆にすることができる。その結果、テストパターンの質が高くなるとともに、テストパターンとしてアドレス信号を与えるときにアドレス信号のインクリメントおよびデクリメントを選択的に行うことができる。その他は請求項9と同じである。

[0149]

本発明の請求項12記載の半導体集積回路によれば、記憶素子および期待値比

較部の動作速度をダブルデータレートメモリの動作速度と同じに抑えた状態でも、ダブルデータレートメモリのテストを実動作速度で行うことができる。記憶素子および期待値比較部の動作速度は遅くてもよいので、駆動能力は小さくてよく、したがって回路面積が少なくてすみ、消費電力を少なく抑えることができる。

[0150]

本発明の請求項13,14,15記載のメモリのテスト方法によれば、第1のクロックで動作するメモリのテストを第1のクロックの1/2の周波数の第2のクロックで実行することができる。この際、第2のクロックの周波数が低くてよいことから、テストを行うための回路の駆動能力が小さくてよく、したがって回路面積が少なくてすみ、またテストを行うための電力消費を少なくできる。

[0151]

本発明の請求項16,17,18記載のメモリのテスト方法によれば、第1のクロックで動作するダブルデータレートメモリのテストを第1のクロックと同じ周波数の第2のクロックで実行することができる。この際、第2のクロックの周波数を第1のクロックの2倍にする必要がなく、第2のクロックの周波数が低くてよいことから、テストを行うための回路の駆動能力が小さくてよく、したがって回路面積が少なくてすみ、またテストを行うための電力消費を少なくできる。

【図面の簡単な説明】

【図1】

本発明の第1の実施の形態の半導体集積回路の構成を示すブロック図である。

【図2】

本発明の第1の実施の形態の半導体集積回路の動作を説明するためのタイムチャートである。

【図3】

本発明の第1の実施の形態の半導体集積回路の動作を説明するためのタイムチャートである。

【図4】

本発明の第2の実施の形態の半導体集積回路の構成を示すブロック図である。

【図5】

本発明の第2の実施の形態の半導体集積回路の動作を説明するためのタイムチャートである。

【図6】

本発明の第2の実施の形態の半導体集積回路の動作を説明するためのタイムチャートである。

【図7】

第1, 第2, 第3および第4の実施の形態におけるメモリのテスト方法を示す フローチャートである。

【図8】

本発明の第3の実施の形態の半導体集積回路の構成を示すブロック図である。

【図9】

本発明の第3の実施の形態の半導体集積回路の動作を説明するためのタイムチャートである。

【図10】

本発明の第3の実施の形態の半導体集積回路の動作を説明するためのタイムチャートである。

【図11】

本発明の第3の実施の形態の半導体集積回路の遅延回路の第1の具体例を示す ブロック図である。

【図12】

本発明の第3の実施の形態の半導体集積回路の遅延回路の第2の具体例を示すブロック図である。

【図13】

本発明の第4の実施の形態の半導体集積回路の構成を示すブロック図である。

【図14】

本発明の第4の実施の形態の半導体集積回路の動作を説明するためのタイムチャートである。

【図15】

本発明の第4の実施の形態の半導体集積回路の動作を説明するためのタイムチ

ヤートである。

【図16】

本発明の第4の実施の形態の半導体集積回路のクロック選択部の他の構成を示すブロック図である。

【図17】

本発明の第5の実施の形態の半導体集積回路の構成を示すブロック図である。

【図18】

本発明の第5の実施の形態の半導体集積回路の動作を説明するためのタイムチャートである。

【図19】

本発明の第5の実施の形態の半導体集積回路の動作を説明するためのタイムチャートである。

【図20】

本発明の第5の実施の形態におけるメモリのテスト方法を示すフローチャートである。

【図21】

従来技術を示すブロック図である。

【図22】

従来技術の動作を示すタイムチャートである。

【符号の説明】

- 101 第1のテストパターン生成部
- 102 第2のテストパターン生成部
- 103 インバータ
- 104 テストデータ選択部
- 105 メモリ
- 201 テストパターン生成部
- 202 LSBO処理部
- 203 LSB1 処理部
- 204 テストデータ選択部


特2002-254181

- 205 メモリ
- 206 遅延回路
- 207, 208 クロック選択部
- 601 期待値比較部
- 602 記憶素子


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】



【図21】



【図22】



【書類名】

【要約】

【課題】 BIST回路の動作速度を抑えて実動作速度で高速メモリのテストを 実施できる半導体集積回路を提供する。

【解決手段】 第1のクロックCK1で動作するメモリ105をテストするために、第2のクロックCK2で動作し、テストデータを生成する第1のテストパターン生成部101と、第2のクロックCK2の反転クロックである第3のクロックCK3で動作し、テストデータを生成する第2のテストパターン生成部102と、第1のテストパターン生成部101および第2のテストパターン生成部102から出力されるテストデータを、第2のクロックCK2の信号値あるいは第3のクロックCK3の信号値によって選択的に出力し、メモリ105へテストデータとして入力するテストデータ選択部104とを設ける。第2のクロックCK2は第1のクロックの1/2の周波数とする。

【選択図】

図 1

要約書

認定・付加情報

特許出願の番号

特願2002-254181

受付番号

50201298797

書類名

特許願

担当官

第七担当上席 0096

作成日

平成14年 9月 2日

<認定情報・付加情報>

【提出日】

平成14年 8月30日